%0 Journal Article
%A Krumme, Andreas
%T Datenlokalität in Prozessoren mit hierarchischem Speichersystem am Beispiel des DEC Alpha Chip
%J PARS-Mitteilungen
%V 13
%@ 0177-0454
%C Erlangen
%I PARS
%M FZJ-2016-03266
%P 10 p.
%D 1994
%X Für die Lösung von komplexen, sehr rechenintensiven Aufgabenstellungen aus dem technisch-naturwissenschaftlichen Bereich werden immer häufiger hochparallele Mehrprozessorsysteme eingesetzt. Diese Rechner bestehen aus RISC-Prozessoren, die nur dann ihre volle Leistung nutzen können, wenn die Daten im Cache-Speicher des Prozessors gehalten werden und nicht bei jedem Zugriff aus dem Speicher geladen werden müssen. Für die effektive Nutzung der hohen theoretischen Peak-Performance dieser modernen superskalaren und superpipelined RISC-Prozessoren spielt die gemeinsame Betrachtung von Prozessor, Speicher und Compiler eine Schlüsselrolle. Zu dem gleichen Ergebnis kommt auch der vorliegende Artikel, in dem stellvertretend für einige neuartige RISC-Prozessor-Architekturen der DEC Alpha-Chip AA-21064 als Repräsentant untersucht wird. Auf diesem Prozessortyp basiert auch der massiv-parallele Rechner T3D der Firma CRAY Research Inc.
%B 13. PARS-Workshop
%C 19 Sep 1994 - 20 Sep 1994, Dresden (Germany)
Y2 19 Sep 1994 - 20 Sep 1994
M2 Dresden, Germany
%F PUB:(DE-HGF)16
%9 Journal Article
%U https://juser.fz-juelich.de/record/810606