000810606 001__ 810606
000810606 005__ 20210129223453.0
000810606 0247_ $$2Handle$$a2128/11584
000810606 037__ $$aFZJ-2016-03266
000810606 082__ $$a004
000810606 1001_ $$0P:(DE-HGF)0$$aKrumme, Andreas$$b0$$eCorresponding author
000810606 1112_ $$a13. PARS-Workshop$$cDresden$$d1994-09-19 - 1994-09-20$$wGermany
000810606 245__ $$aDatenlokalität in Prozessoren mit hierarchischem Speichersystem am Beispiel des DEC Alpha Chip
000810606 260__ $$aErlangen$$bPARS$$c1994
000810606 3367_ $$2DRIVER$$aarticle
000810606 3367_ $$2DataCite$$aOutput Types/Journal article
000810606 3367_ $$0PUB:(DE-HGF)16$$2PUB:(DE-HGF)$$aJournal Article$$bjournal$$mjournal$$s1466576170_14906
000810606 3367_ $$2BibTeX$$aARTICLE
000810606 3367_ $$2ORCID$$aJOURNAL_ARTICLE
000810606 3367_ $$00$$2EndNote$$aJournal Article
000810606 520__ $$aFür die Lösung von komplexen, sehr rechenintensiven Aufgabenstellungen aus dem technisch-naturwissenschaftlichen Bereich werden immer häufiger hochparallele Mehrprozessorsysteme eingesetzt. Diese Rechner bestehen aus RISC-Prozessoren, die nur dann ihre volle Leistung nutzen können, wenn die Daten im Cache-Speicher des Prozessors gehalten werden und nicht bei jedem Zugriff aus dem Speicher geladen werden müssen. Für die effektive Nutzung der hohen theoretischen Peak-Performance dieser modernen superskalaren und superpipelined RISC-Prozessoren spielt die gemeinsame Betrachtung von Prozessor, Speicher und Compiler eine Schlüsselrolle. Zu dem gleichen Ergebnis kommt auch der vorliegende Artikel, in dem stellvertretend für einige neuartige RISC-Prozessor-Architekturen der DEC Alpha-Chip AA-21064 als Repräsentant untersucht wird. Auf diesem Prozessortyp basiert auch der massiv-parallele Rechner T3D der Firma CRAY Research Inc.
000810606 536__ $$0G:(DE-HGF)POF3-899$$a899 - ohne Topic (POF3-899)$$cPOF3-899$$fPOF III$$x0
000810606 773__ $$0PERI:(DE-600)1215090-3$$p10 p.$$tPARS-Mitteilungen$$v13$$x0177-0454$$y1994
000810606 8564_ $$uhttps://juser.fz-juelich.de/record/810606/files/ib-9503.pdf$$yOpenAccess
000810606 8564_ $$uhttps://juser.fz-juelich.de/record/810606/files/ib-9503.gif?subformat=icon$$xicon$$yOpenAccess
000810606 8564_ $$uhttps://juser.fz-juelich.de/record/810606/files/ib-9503.jpg?subformat=icon-1440$$xicon-1440$$yOpenAccess
000810606 8564_ $$uhttps://juser.fz-juelich.de/record/810606/files/ib-9503.jpg?subformat=icon-180$$xicon-180$$yOpenAccess
000810606 8564_ $$uhttps://juser.fz-juelich.de/record/810606/files/ib-9503.jpg?subformat=icon-640$$xicon-640$$yOpenAccess
000810606 909CO $$ooai:juser.fz-juelich.de:810606$$pdnbdelivery$$pVDB$$pdriver$$popen_access$$popenaire
000810606 9131_ $$0G:(DE-HGF)POF3-899$$1G:(DE-HGF)POF3-890$$2G:(DE-HGF)POF3-800$$3G:(DE-HGF)POF3$$4G:(DE-HGF)POF$$aDE-HGF$$bProgrammungebundene Forschung$$lohne Programm$$vohne Topic$$x0
000810606 915__ $$0StatID:(DE-HGF)0020$$2StatID$$aNo Peer Review
000810606 920__ $$lyes
000810606 9201_ $$0I:(DE-Juel1)VDB62$$kZAM$$lZentralinstitut für Angewandte Mathematik$$x0
000810606 9201_ $$0I:(DE-Juel1)JSC-20090406$$kJSC$$lJülich Supercomputing Center$$x1
000810606 9801_ $$aFullTexts
000810606 980__ $$ajournal
000810606 980__ $$aVDB
000810606 980__ $$aUNRESTRICTED
000810606 980__ $$aI:(DE-Juel1)VDB62
000810606 980__ $$aI:(DE-Juel1)JSC-20090406
000810606 981__ $$aI:(DE-Juel1)JSC-20090406