Home > Authorities > Grants > Record #966453 > print

001     966453
005     20240925205826.0
024 7 _ |a G:(GEPRIS)389549790
|d 389549790
035 _ _ |a G:(GEPRIS)389549790
040 _ _ |a GEPRIS
|c http://gepris.its.kfa-juelich.de
150 _ _ |a Integrierte Memristor-Basierte Rechner-Architekturen (IMBRA)
|y 2017 - 2021
371 _ _ |a Professor Dr.-Ing. Dietmar Fey
371 _ _ |a Professorin Dr.-Ing. Amelie Hagelauer
371 _ _ |a Dr.-Ing. Marc Reichenbach
450 _ _ |a DFG project G:(GEPRIS)389549790
|w d
|y 2017 - 2021
510 1 _ |a Deutsche Forschungsgemeinschaft
|0 I:(DE-588b)2007744-0
|b DFG
680 _ _ |a Bei der Entwicklung von memristiven Bauelementen sind in den vergangenen Jahren erhebliche Fortschritte erzielt worden, so dass bereits heute an der Kommerzialisierung dieser Technologie für neue Hintergrundspeicher gearbeitet wird. Der Einsatz memristiver Bauelemente für Berechnungen innerhalb einer CPU ist hingegen noch wenig erforscht, obwohl sie aus energetischer Sicht und aufgrund ihres nichtflüchtigen Verhaltens auch für die Datenverarbeitung sehr interessant sind, insbesondere für Prozessoren aus dem IoT-Umfeld mit volatiler Energieversorgung. Das Ziel dieses Vorhabens ist deshalb die Nutzung von Memristortechnik in Rechnerarchitekturen; im Speziellen die Integration von memristiven Bauelementen in eine CPU für Anwendungen aus dem Embedded-Bereich. Für eine weitere Energieeinsparung kann ferner die Multibitfähigkeit der Memristoren genutzt werden. Hiermit ist es möglich, anfallende arithmetische Operationen innerhalb der CPU mittels ternärer Logik durchzuführen und die errechneten Ergebnisse in interne Register, realisiert mit Memristoren, zu schreiben. Aufgrund der redundanten Zahlendarstellung bei der Verwendung ternärer Arithmetik ist es möglich, eine Addition, unabhängig von der Wortlänge, in konstanter Zeit durchzuführen, was sich zusätzlich positiv auf den Energiebedarf auswirkt.Aufgrund der Kompatibilität der Memristortechnologie mit Standard-CMOS-Prozessen ist eine Integration von memristiven Bauelementen durch eine Nachprozessierung des Chips realisierbar. Dennoch ist derzeit eine automatisierte und toolgestützte Verwendung memristiver Bauelemente in einem Digitalchip nicht möglich. Vielmehr sind dedizierte Mixed-Signal-Schaltungen zu entwickeln, um eine Nutzung der Memristoren auch in der digitalen Welt zu ermöglichen. Insbesondere im Hinblick auf die ternäre Logik ergibt sich hieraus die Frage, inwieweit eine ständige Wandlung zwischen analoger memristiver und digitaler Domäne sinnvoll erscheint. Neben der reinen Integration der Memristoren ist daher ein weiteres Ziel des Vorhabens durch die Entwicklung einer ternären Prozessorarchitektur gegeben, die speziell auf memristive Bauelemente, beispielsweise durch Integration von Mixed-Signal-Basisblöcken zugeschnitten ist.Die untersuchten Rechnerarchitekturen werden mit Hilfe einer prototypischen Realisierung als IC umgesetzt und verifiziert. Hierfür wird eine spezielle BEOL-Prozessierung, bei der die Memristoren in einem weiteren Prozessschritt auf die oberste Chipebene aufgebracht werden, eingesetzt. Abschließend können mit Hilfe geeigneter Benchmarks, welche auf den entwickelten Rechnerarchitekturen ausgeführt werden, qualitative und quantitative Aussagen über diese Art der Datenverarbeitung getroffen werden. Eine abschließende Evaluierung soll mögliche Einsatzbereiche der entworfenen Architektur erschließen.
909 C O |o oai:juser.fz-juelich.de:966453
|p authority:GRANT
|p authority
980 _ _ |a G
980 _ _ |a AUTHORITY

LibraryCollectionCLSMajorCLSMinorLanguageAuthor
Marc 21